时时彩网上注册
时时彩网上注册 关于我们
企业优势
产品中心
公司动态
成功案例
行业动态
资质荣誉
工程业绩
在线留言
联系我们

外围设计

当前位置:主页 > 产品中心 > 外围设计 >

基于现场可编程器件的原型技术验证asic的设计

发布时间:2019-06-03

  原型验证时,由于物理结构不同,asic的代码必须进行一定的转换后才能作为fpga的输入。现代设计中,芯片的规模和复杂度正呈指数增加。尤其在asic设计流程中,验证和调试所花的时间约占总工期的70%。为了缩短验证周期,在传统的仿真验证的基础上,涌现了许多新的验证手段,如断言验证、覆盖率驱动的验证,以及广泛应用的基于现场可编程器件(fpga)的原型验证技术。

  采用fpga原型技术验证asic设计,首先需要把asic设计转化为fpga设计。但asic是基于标准单元库,fpga则是基于查找表,asic和fpga物理结构上的不同,决定了asic代码需要一定的修改才能移植到fpga上。但应该注意到这只是由于物理结构不同而对代码进行的转换,并不改变其功能,因此对代码的这种修改只能限制在一定范围内。

  由于f•□▼◁▼pg▪•★a的可编程特性,基于fpga的原型技术已经被广泛采用。和仿真软件相比,fpga的硬件特性可以让设计运行在较高的频率上,加速仿真。另一方面,可以在asic芯片设计前期并行设计外围电路及应用软件,缩短了芯片验证周期。

  fpga原型验证和其他验证方法是不同的,任何一种其他验证方法都是asic验证中的一个环节,而fpga验证却是一个过程。由于fpga与asic在结构、性能上各不相同,asic是基于标准单元库,fpga用的是厂商提供的宏单元模块,因此首先要进行寄存器传输级(rtl)代码的修改。然后进行fpga器件映射,映射工具根据设置的约束条件对rtl代码进行逻辑优化,并针对选定的fpga器件的基本单元映射生成网表。接着进行布局布线,生成配置文件和时序报告等信息。当时序能满足约束条件时,就可以利用配置文件进行下载。如果时序不能满足约束,可通过软件报告时序文件来确认关键路径,进行时序优化。可以通过修◆◁•改约束条件,或者修改rtl代码来满足要求。

  存储单元是必须进行代码转换的,asic中的存储单元通常用代工厂所提供的memory compiler来定制,它可以生成.gsp、.v等文件。.v文件只用来做功能仿真,通常不能综合。而最后流片时,只需将标准提供给代工厂。如果直接将asic代码中的存储单元作为fpga的输入,通常综合器是综合不出来的,即使能综合出来,也要花费很长时间,并且资源消耗多、性能不好。而fpga厂商其实已◇=△▲经提供了经过验证并优化的存储单元。因此存储单元要进行代码转换。

  数字电路中,时钟是整个电路最重要、最特殊的信号。在asic中,用布局布线工具来放置时钟树,利用代工厂提供的pll进行时钟设计。fpga中通常已经配置一定数量的pll宏单元,并有针对时钟优化的全局时钟网络,一般是经过fpga的特定全局时钟管脚进入fpga内部,后经过全局时钟buf适配到全局时钟网络的,这样的时钟网络可以保证相同的时钟沿到达芯片内部每一个触发器的延迟时间差异是可以忽略不计的。因此时钟单元也是需要进行转换的。

  由于实现结构上的不同,fpga器件内部的单元延时远大于asic的基本门单元延时。导致在同样设计的情况下,asic可以满足其时序,而fpga有可能无法满足。为了验证的需要,修改asic代码实现fpga原型时,对asic实现的流水结构在fpga实现时需要适当增加流水。比如在一个很长的组合逻辑路径中加入寄存器。如图1所示。

  在fpga设计中,同步设计是应该遵循的重要原则。异步设计容易导致电路处于亚稳态,产生毛刺。当从asic设计转向fpga设计时,应该进行仔细的同步。具体体现在主时钟选取、功能模块的统一复位、同步时序电路设计。

  在fpga设计中要使用时钟使能代替门控时钟。在asic的设计中,为了减少功耗,使用门控时钟(clock gating),门控时钟的结构如图2所示。当写有效时,数据才写进存储器,那么只有写有效时,寄存器才会发生翻转,这样可以减少功耗。

  由于设计的异步特性,对于fpga来说,使用这种门控时钟容易产生毛刺,导致数据不正确。所以在fpg★△◁◁▽▼a设计中,使用有使能信号的电路来替换门控时钟电路。可以在寄存器前面加上mux来实现时钟使能信号,如图3所示。现在的fpga厂商则提供可以直接有使能,同步set和reset◆▼引脚的寄存器,如图4所示。

  结合同济大学微电子中心的“32位高性能嵌入式cpu开发”项目,为了在流片之前确保功能的可靠性,对32位全定制高性能嵌入式cpu bc320进行了原型验证。

  用bc320的asic rtl代码作为fpga的输入,具体的代码转换如下。

  设计中用到了很多sram,例如icache中的sram。在fpga实现时根据所需ram的宽度、深度和功能来决定采用哪种单元来进行替换。xilinx提供了片外ram、block ram和★-●=•▽lut ram。

  ise提供了两种具体的实现方法:ip生成器(core generator)和语言模板(languagetemplates)。ip生成器是xilinx fpga设计中的一个重要设计输入工具,它提供了大量xilinx和第三方公司设计的成熟高效ip核。

  这里是用core generator来产生了名为块存储器(block memory)的单口存储器模块。core generator用图形化设置参数的方式来提供块存储器,其界面如图5所示。块存储器的大小根据向量的大小来制定,一个普通单元向量只需要4个512×32bit的块存储器就够了。core generator产生块存储器时,除了参数设置外,还需要输入一个为的文件来初始化块存储器的内容。core generator产生的文件同时考虑了后端执行和仿真两方面,主要有三个文件:file.v,file.mif,file.edn。其中.v文件为verilog格式的sram仿真模型; .mif文件为作为其初始化内容,其内容和.coe文件里的具体向量内容是一致的;而实际后端文件为.edn,包含了块存储器的全部信息。

  language templates主要利用xilinx的块存储器元件库,直接进行调用。xc2vp30内部的单口块存储器型号主要有:16k×1bit、1k×16bit、2k×8bit、4k×4bit、512×32bit、8k×2bit。可以根据自己的需要随意调用这些模块,在rtl代码中实例化,并把sram初始值作为参数传递进去。这些模块在synplify pro中根据选定的fpga型号被自动识别,然后综合成统一的.edn文件,再进行后续操作。语言模板方式的灵活性比较强,可以设置多个不同位宽,不同深度的块存储器,仿真也比较方便,但是参数设定时,sram初始值的设置比较麻烦。

  另外,xilinx提供工具data-mem,它可以每次只改变fpga中块存储器的内容,而不需将整个设计重新翻译、映射和布局布线,为大量的向量验证节约了时间。

  在bc320设计中,cpu内核通过sysad接口与外部sram连接。这些外部s★◇▽▼•ram的时钟和主时钟是不一致的,在asic中,用一个pll来实现。这个pll模块是无法用synplify pro综合的,在fpga上必须○▲-•■□将它用xilinx的数字时钟管理模块(dcm)来替换。同样可以利用c◁☆●•○△ore generator和language templates这两种方法。

  把实现门控时钟信号转换成实现使能信号,例如信号pcepl,代码如下。第二段代码是修改后的代码。

  在ff1152开发板上集成了很多接口和器件,在原型验证时,可以充分利用这些接口和器件做为和设计的交互环境。这些接口和器件需要正确配置后才能正常工作,这部分配置工作可以用fpga实现。

  设计增加了lcd接口单元、内部记分牌(scoreboard)模块和通用异步串行接收发送(uart)模块。作为保存向量内容的sram设定好后,可以用同样的方法将寄存器参考值也保存在另外的块存储器中。然后运行cpu,将cpu实际产生的寄存器值和已保存过的参考值在记分牌模块中进行实时比较,然后将结果输出到lcd显示屏上。

  为了便于代码的管理和维护,可以对原rtl代码进行一定的封装。将原asic流程的代码单独封装在一个模块中,再和fpga实现时添加的片外配置控制单元的代码一起形成新的fpga实现顶层。

  为了原型系统获得更高的性能,还可以对其他一些模块的代码进行适当的改进,如算术单元和状态机的编码风格等。但对于全定制的cpu bc320,没有必要修改算术单元模块的代码,关键是存储模块和时钟单元。因此要根据自己的设计适当选择要修改的代码。

  刚刚录制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小梅哥在录制视频时需要注意的内容以及希望系列

  嗨, 我正在使用斯巴达3e入门套件和ise 10.2软件。 我无法将.bit文件加载到fpga中,因为iMPACT显示错误: 写cmdbuffer失...

  亲爱的大家, 我是xilinx FPGA的新手。 我有使用Altera FPGA的经验,但不是Xilinx。 我在一家公共研究机构工作,我...

  光电靶在工作时,光电传感器响应光幕内光通量的变化,将其转变为微弱的电信号,经过放大后,进入电压比较器....

  TWR-K21D50M-KIT,旨在为需要中等嵌入式存储器密度的应用程序实现快速原型设计和开发

  TWR-K21D50M-KIT,Kinetis K21 50 MHz MCU塔式系...

  FPGA怎么把50Hz的信号,倍频到25.6K输出,并跟随50HZ的变化◆■而变化

  人生就是一段不停向前的旅途,学习就是这段旅途中不可缺少的调味剂,对于FPGA工程师来说,做研究就像学习一样,有酸有苦当然...

  现有的数控系统中多采用工控机加运动控制卡的计算机数控系统方案进行运动控制器的设计。随着工控机整体功能日趋复杂,对运动控制...▲=○▼

  微型计算机原理几乎是所有理工科类大学生的必修课目之一, 其重要性不言而喻。然而大多数教学侧重于应用方面,对计算机的结构及...

  跳频通信系统作为扩频通信体制中的一种重要类型,以其出色的抗远近效应、抗干扰能力,在军用、民用通信领域得到了广泛应用。跳频...

  Adaboost 算法是Freund 和Schapire 于1995 年提出的,全称为Ada◆●△▼●ptive Boosting。它是 Boosting 算法的改进,意为该算法通过...

  随着嵌入式器件在过去数十年来的爆炸性成长,使得硬件组件及软件工具都有显著的改善。虽然有着这种成长与创新,但传统嵌入式系统...

  据介绍,相变存储器是一种兼具寿命长且断电后仍可保存数据两种优点的存储器,而目前通用的◇•■★▼存储器技术主要是....

  中国FPGA产品首次打入日本市场!广东高云半导体宣布签约日本丸文株式会社成为为其日本经销商

  作为全球发展最快的FPGA(可编程逻辑)公司,广东高云半导体今天宣布,已经签约日本丸文株式会社成为为....

  作为全球发展最快的FPGA(可编程逻辑)公司,广东高云半导体今天宣布,已经签约日本丸文株式会社成为为....

  人工智能硬件初创企业Cerebras发布了一款号称有史以来最大的人工智能软件培训芯片。公司创始人兼首....

  Arduino 环境中的 FPGA:使用 Alorium 的 Snō 模块支持预配置和定制 IP

  当固件在微控制器或微处理器上的运行速度过慢时,现场可编程门阵列 (FPGA) 可解决实时嵌入式设计的....

  2019中国国际智能产业博览会(简称“智博会”)FPGA智能创新国际大赛总决赛于8月26日举行。这项....

  STM8S平台打造8位微控制器的全新世代,高达20 MIPS的CPU性能和2.95-5.5V的电压范....

  随着云计算大战不断升温,微软正在采取一种独特的方式,以帮助开发者更快地完成人工智能(AI)计算任务。....

  全球AI芯片企业排行榜的公布,在国内引起了广泛关注和热议,纷纷鼓吹中国凭借AI芯片便能在芯片行业崛起....

  由于信号不可能在不消失的情况下被复制或放大,科学家们目前正在研究如何通过捕获光子并使它们同步,从而使....

  英伟达GPU技术大会上,英伟达宣布推出一款专为处理机器人计算业务流而设计的芯片——Xavier。

  磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰,还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信....

  随着国内5G商用牌照的正式发放,5G网络基础设施建设迎来了火热的施工期。5G基站除了了宏基站,还有小....

  全球增长速度最快的可编程逻辑厂商——广东高云半导体科技股份有限公司(以下简称“高云半导体”)宣布,签....

  本产品使用高性能的 ARM® CortexTM-M0 为内核的 32 位微控制器,最高工作频率可达 ....

  基于提升框架的小波变换方法,利用FPGA 可编程特性可实现多种小波变换。提升框架(LS :Lifti....

  目前全世界的几乎所有科技技术公司都或多或少的有人工智能这方面的项目,特别是英特尔在人工智能方面做了很....

  Long-short term memory,简称LSTM,被广泛的应用于语音识别、机器翻译、手写识....

  与传统ASIC相比,FPGA和结构化ASIC的优势在于重用灵活性高、上市时间快、性能佳而成本低。FP....

  xilinx推出全球最大容量FPGA— Virtex UltraScale+器件

  赛灵思公司今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P....

  FPGA为高性能计算和机器学习提供了一种早期的架构专门化选项。体系结构专门化是继续改进性能的一种选择....

  在初创企业Cerebras刚刚推出史上最大的芯片(ipad般大,集成1.2万亿个晶体管)WSE不久,....

  ArmorFlash通过L5自动驾驶解决方案,为基于AI的L2以上高级驾驶辅助系统(ADAS)提供高....

  一个完整的MP3播放器要分几个部分:中央处理器,解码器,存储□◁设备,主机通迅端口,音频解码D/A转换和....

  5G、AI 和边缘计算等新兴技术正将汽车、工业、医疗等各个领域推上数字化转型的浪潮,传统芯片急需向智....

  在美国旧金山举行的芯片行业顶级学术会议HOTCHIPS上,阿里巴巴达摩院发布了新一代AI语音FPGA....

  本设计运用了基于Nios II 嵌入式处理器的SOPC 技术。系统以ALTERA 公司的Cyclon....

  在相同的半导体工艺下,晶体管集成数量和密度是决定一款芯片性能强弱的关键指标之一,比如AMD最新发布的....

  据媒体报道,全球最大的可编程芯片(FPGA)厂商赛灵思日前正式推出了有史以来最大容量的FPGA芯片—....

  在ASIC的世界里,衡量器件容量的常用标准是等效门。这是因为不同的厂商在单元库里提供了不同的功能模块....

  复位信号的有效时长必须大于时钟周期,才能真正被系统识别并完成复位任务。同时还要考虑,诸如:clk s....

  人工智能的三大支撑是硬件、算法和数据,其中硬件指的是运行 AI 算法的芯片与相对应的计算平台。在硬件....

  本设计分四个模块:单片机控制及显示模块、数模(D/A)转换模块、恒流源模块、输出显示模块。单片机控制....

  硬件描述语言(HDL)是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计者利用这种语言....

  通过智能传感器进行数据采集和通信,有助于实现数据分析、实时监控和预测性维护。但IoT边缘节点数众多,....

  在AI芯片领域,前有英伟达GPU独领风骚,后有谷歌对外开放TPU,赛灵思CEO Victor则认为F....

  近日,中国首款5G商用手机在京东和苏宁正式开售,这也意味着国内5G商用正式拉开序幕,一场通信史上的重....

  DRAMeXchange数据显示,第二季度全球DRAM存储器产业的产值连续下降9%,而NAND闪存业....

  AP280是深圳市硅传科技有限公司(以下简称硅传)自主研发的一款低码率(2.0kbps~8.0kbp....

  众所周知,芯片定义了产业链和生态圈的基础计算架构,正如CPU是IT产业的核心一样,芯片也是人工智能产....

  目前,AI芯片的研发方向主要分两种:一是基于传统冯·诺依曼架构的FPGA(现场可编程门阵列)和ASI....

  介绍了Xilinx公司Virtex24 FX系列FPGA的特点,分析了该FPGA内嵌的PowerPC....

  许多嵌入式系统与桌面电脑计算程序相比,从本质上,有不同的设计约束条件。没有哪一种单一特征能适用于不同....

  媒体称,虽然仍与国际巨头存在巨大差距,但从规★▽…◇模上看,新FPGA已超出现有的中国国产FPGA很多,实现....

  RLBXA是一款2线串行接口EEPROM。它结合了我们公司的高性能CMOS EEPROM技术,实现了高速和高可靠性。该器件与I 2 C存储器协议兼容;因此,它最适合需要小规模可重写非易失性参数存储器的应用程序。 特性 优势 单电源电压:1.7V至3.6V(读取) 低功耗 擦除/写入周期:10 5 周期(页面写入) 高可靠性 容量:16k位(2k x 8位) 工作温度:-40至+ 85°C 接口:双线 C总线kHz 低功耗:待机: 2μA( max)有效(读取):0.5mA(最大值) 自动页面写入模式:16字节 阅读模式:顺序阅读和随机阅读 数据保留期:20年 上拉电阻:WP引脚上带有内置上拉电阻的5kΩ(典型值) 高可靠性 应用 手机相机模块 电路图、引脚图和封装图...

  TLC5958 具有 48k 位存储器的 48 通道、16 位 PWM LED 驱动器

  信息描述TLC5958 是一款 48 通道恒流灌电流驱动器,适用于占空比为 1 至 32 的多路复用系统。 每个通道都具有单独可调的 65536 步长脉宽调制 (PWM) 灰度 (GS)。采用 48K 位显示存储器以提升视觉刷新率,同时降低 GS 数据写入频率。输出通道分为三组,每组含 16 个通道。 各组都具有 512 步长颜色亮度控制 (CC) 功能。 全部 48 通道的最大电流值可通过 8 步长全局亮度控制 (BC) 功能设置。 CC 和 BC 可用于调节 LED 驱动器之间的亮度偏差。 可通过一个串行接口端口访问 GS、CC 和 BC 数据。如需应用手册:,请通过电子邮件发送请求。TLC5958 有一个错误标志:LED 开路检测 (LOD),可通过串行接口端口读取。 TLC5958 还具有节电模式,可在全部输出关闭后将总流耗设为 0.8mA(典型值)。特性 48 通道恒流灌电流输出具有最大亮度控制 (BC)/最大颜色亮度控制 (CC) 数据的灌电流: 5VCC 时为 25mA 3.3VCC 时为 20mA 全局亮度控制 (BC):3 位(8 步长) 每个颜色组的颜色亮度控制 (CC):9 位(512 步长),三组使用多路复用增强型光谱 (ES) PWM 进行灰度 (GS) 控制:16 位 支持 32 路多路复用的 48K 位灰度数据...

  TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

  信息描述 The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and dischargin...

  TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

  信息描述 TPS53317A 器件是一款设计为主要用于 DDR 终端的集成场效应晶体管 (FET) 同步降压稳压器。 它能够提供一个值为 ½ VDDQ的经稳压输出,此输出具有吸收电流和源电流功能。TPS53317A 器件采用 D-CAP+ 运行模式,简单易用,所需外部组件数较少并可提供快速瞬态响应。 该器件还可用于其他电流要求高达 6A 的负载点 (POL) 稳压应用。此外,该器件支持具有严格电压调节功能的 6A 完整灌电流输出。该器件具有两种开关频率设定值(600kHz 和 1MHz),可提供集成压降支持、外部跟踪功能、预偏置启动、输出软放电、集成自举开关、电源正常功能、V5IN 引脚欠压锁定 (UVLO) 保护功能,支持采用陶瓷和 SP/POSCAP 电容。 该器件支持的输入电压最高可达 6V,而输出电压在 0.45V 至 2.0V 范围内可调。TPS53317A 器件采用 3.5mm × 4mm 20 引脚超薄四方扁平无引线 (VQFN) 封装(绿色环保,符合 RoHS 标准并且无铅),其中应用了 TI 专有的集成 MOSFET 和封装技术,其额定运行温度范围为 –40°C 至 85°C。特性 采用 TI 专有的集成金属氧化物半导体场效应晶体管 (MOSFET) 和封装技术支持 DDR 内存...

  TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

  信息描述 TPS51716 用最少总体成本和最小空间提供一个针对 DDR2,DDR3,DDR3L 和 LPDDR3 内存系统的完整电源。 它集成了同步降压稳压器控制器 (VDDQ),此控制器具有 2A 灌电流/拉电流跟踪 LDO (VTT) 和经缓冲的低噪声基准 (VTTREF)。 TPS51716 采用与 500kHz 或 670kHz 工作频率相耦合的 D-CAP2™ 模式,此模式在无需外部补偿电路的情况下可支持陶瓷输出电容器。 VTTREF 跟踪 VDDQ/2 的精度高达 0.8%。 能够提供 2A 灌电流/拉电流峰值电流功能的 VTT 只需 10μF 的陶瓷电容器。 此外,此器件特有一个专用的 LDO 电源输入。TPS51716 提供丰富、实用的功能以及出色的电源性能。 它支持灵活功率级控制,将 VTT 置于 S3 中的高阻抗状态并在 S4/S5 状态中将 VDDQ,VTT 和 VTTREF 放电(软关闭)。 它包括具有低侧 MOSFET RDS(接通)感测的可编程 OCL,OVP/UVP/UVLO 和热关断保护。TPS51716 从 TI 出厂时采用 20引脚,3mm x 3mm QFN 封装并且其额定环境温度范围介于 -40°C 至 85°C 之间。特性 同步降压控制器 (VDDQ)转换电压范围:3V 至 28V输出...

  TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

  信息描述 The TPS51216 provides a complete power supply for DDR2, DDR3 and DDR3L memory systems in the lowest total cost and minimum space. It integrates a synchronous buck regulator controller (VDDQ) with a 2-A sink/source tracking LDO (VTT) and buffered low noise reference (VTTREF). The TPS51216 employs D-CAP™ mode coupled with 300 kHz/400 kHz frequencies for ease-of-use and fast transient response. The VTTREF tracks VDDQ/2 within excellent 0.8% accuracy. The VTT, which provides 2-A sink/source peak current capabilities, requires only 10-μF of ceramic capacitance. In addition, adedicated LDO supply input is available.The TPS51216 provides rich useful functions as well as excellent power supply performance. It supports flexible power state control, placing VTT at high-Z in S3 and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 state. Programmable OCL with low-side MOSFET RDS(...

  AD5175 单通道、1024位数字变阻器,配有I²C接口和50-TP存储器

  信息优势和特点 单通道、1024位分辨率 标称电阻:10 kΩ 50次可编程(50-TP)游标存储器 温度系数(变阻器模式):35 ppm/°C 单电源供电:2.7 V至5.5 V 双电源供电:±2.5 V至±2.75 V(交流或双极性工作模式) I2C兼容型接口 游标设置和存储器回读 上电时从存储器刷新 电阻容差存储在存储器中 薄型LFCSP、10引脚、3 mm x 3 mm x 0.8 mm封装 紧凑型MSOP、10引脚、3 mm × 4.9 mm × 1.1 mm封装产品详情AD5175是一款单通道1024位数字变阻器,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。该器件既可以采用±2.5 V至±2.75 V的双电源供电,也可以采用2.7 V至5.5 V的单电源供电,并提供50次可编程(50-TP)存储器。AD5175的游标设置可通过I²C兼容型数字接口控制。将电阻值编程写入50-TP存储器之前,可进行无限次调整。AD5175不需要任何外部电压源来帮助熔断熔丝,并提供50次永久编程的机会。在50-TP激活期间,一个永久熔断熔丝指令会将电阻位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5175提供3 mm × 3 mm 10引脚LFCSP和10引脚MSOP两种封装。保证工作温度范围为−40°C至+125°C扩展...

  AD5174 单通道、1024位数字变阻器,配有SPI接口和50-TP存储器

  信息优势和特点 单通道、1024位分辨率 标称电阻:10 kΩ 50次可编程(50-TP)游标存储器 温度系数(变阻器模式):35 ppm/°C 单电源供电:2.7 V至5.5 V 双电源供电:±2.5 V至±2.75 V(交流或双极性工作模式) SPI兼容型接口 游标设置和存储器回读 上电时从存储器刷新 电阻容差存储在存储器中 薄型LFCSP、10引脚、3 mm x 3 mm x 0.8 mm封装 紧凑型MSOP、10引脚、3 mm × 4.9 mm × 1.1 mm封装产品详情AD5174是一款单通道1024位数字变阻器,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。 该器件既可以采用±2.5 V至±2.75 V的双电源供电,也可以采用2.7 V至5.5 V的单电源供电,并提供50次可编程(50-TP)存储器。AD5174的游标设置可通过SPI数字接口控制。将电阻值编程写入50-TP存储器之前,可进行无限次调整。AD5174不需要任何外部电压源来帮助熔断熔丝,并提供50次永久编程的机会。在50-TP激活期间,一个永久熔断熔丝指令会将电阻位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5174提供3 mm × 3 mm 10引脚LFCSP和10引脚MSOP两种封装。保证工作温度范围为−40°C至+125°C扩展工业...

  AD5292 单通道、1%端到端电阻容差(R-TOL)、1024位数字电位计,具有20次可编程存储器

  信息优势和特点 单通道、256/1024位分辨率 标称电阻:20 kΩ、50 kΩ和100 kΩ 标称电阻容差误差(电阻性能模式):±1%(最大值) 20次可编程游标存储器 温度系数(变阻器模式):35 ppm/°C 分压器温度系数:5 ppm/°C +9V至+33V单电源供电 ±9V至±16.5V双电源供电 欲了解更多特性,请参考数据手册 下载AD5292-EP (Rev 0)数据手册(pdf) 温度范围:−55°C至+125°C 受控制造基线 唯一封装/测试厂 唯一制造厂 增强型产品变更通知 认证数据可应要求提供 V62/12616 DSCC图纸号产品详情AD5292是一款单通道1024位数字电位计1,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。这些器件能够在宽电压范围内工作,支持±10.5 V至±16.5 V的双电源供电和+21 V至+33 V的单电源供电,同时确保端到端电阻容差误差小于1%,并具有20次可编程(20-TP)存储器。业界领先的保证低电阻容差误差特性可以简化开环应用,以及精密校准与容差匹配应用。AD5291和AD5292的游标设置可通过SPI数字接口控制。将电阻值编程写入20-TP存储器之前,可进行无限次调整。这些器件不需要任何外部电压源来帮助熔断熔丝,并提供20次永久编程的机...

  AD5291 单通道、1%端到端电阻容差(R-Tol)、256位数字电位计,具有20次可编程存储器

  信息优势和特点 单通道、256/1024位分辨率 标称电阻:20 kΩ, 50 kΩ和 100 kΩ 校准的标称电阻容差:±1%(电阻性能模式) 20次可编程 温度系数(变阻器模式):35 ppm/°C 温度系数(分压器模式):5 ppm/°C +9 V 至 +33 V 单电源供电 ±9 V至±16.5 V 双电源供电 欲了解更多特性,请参考数据手册 产品详情AD5291/AD5292属于ADI公司的digiPOT+™ 电位计系列,分别是单通道256/1024位数字电位计1 ,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。这些器件的工作电压范围很宽,既可以采用±10.5 V至±16.5 V双电源供电,也可以采用+21 V至+33 V单电源供电,同时端到端电阻容差误差小于1%,并提供20次可编程(20-TP)存储器。业界领先的保证低电阻容差误差特性可以简化开环应用,以及精密校准与容差匹配应用。AD5291/AD5292的游标设置可通过SPI数字接口控制。将电阻值编程写入20-TP存储器之前,可进行无限次调整。这些器件不需要任何外部电压源来帮助熔断熔丝,并提供20次永久编程的机会。在20-TP激活期间,一个永久熔断熔丝指令会将游标位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5291/AD52...

  信息优势和特点 四通道、64位分辨率 1 kΩ, 10 kΩ, 50 kΩ, 100 kΩ 非易失性存储器1 存储游标设置,并具有写保护功能 上电恢复至EEMEM设置,刷新时间典型值为300 µs EEMEM重写时间:540 µs(典型值) 电阻容差存储在非易失性存储器中 EEMEM提供12个额外字节,可存储用户自定义信息 I2C兼容型串行接口 直接读写RDAC2 和EEMEM寄存器 预定义线性递增/递减命令 预定义±6 dB阶跃变化命令 欲了解更多信息,请参考数据手册产品详情AD5253/AD5254分别是64/256位、四通道、I2C®, 采用非易失性存储器的数字控制电位计,可实▲●…△现与机械电位计、调整器和可变电阻相同的电子调整功能。AD5253/AD5254具有多功能编程能力,可以提供多种工作模式,包括读写RDAC和EEMEM寄存器、电阻的递增/递减、电阻以±6 dB的比例变化、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。主控I2C控制器可以将任何64/256步游标设置写入RDAC寄存器,并将其存储在EEMEM中。存储设置之后,系统上电时这些设置将自动恢复至RDAC寄存器;也可以动态恢复这些设置。在同步或异步通...

  AD5254 四通道、256位、 I2C 、非易失性存储器、数字电位计

  信息优势和特点 四通道、256位分辨率 1 kΩ, 10 kΩ, 50 kΩ, 100 kΩ 非易失性存储器1存储游标设置,并具有写保护功能 上电恢复为EEMEM设置,刷新时间典型值为300 µs EEMEM重写时间:540 µs(典型值) 电阻容差存储在非易失性存储器中 EEMEM提供12个额外字节,可存储用户自定义信息 I2C兼容型串行接口 直接读/写RDAC2 和EEMEM寄存器 预定义线性递增/递减命令 预定义±6 dB阶跃变化命令 欲了解更多特性,请参考数据手册产品详情AD5253/AD5254分别是64/256位、四通道、I2C®, 采用非易失性存储器的数字控制电位计,可实现与机械电位计、调整器和可变电阻相同的电子调整功能。AD5253/AD5254具有多功能编程能力,可以提供多种工作模式,包括读写RDAC和EEMEM寄存器、电阻的递增/递减、电阻以±6 dB的比例变化、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。主控I2C控制器可以将任何64/256步游标设置写入RDAC寄存器,并将其存储在EEMEM中。存储设置之后,系统上电时这些设置将自动恢复至RDAC寄存器;也可以动态恢复这些设置。在同步或异步通...

  信息优势和特点 非易失性存储器可保存游标设置 电阻容差存储在非易失性存储器中 1 k Ω, 10 k Ω, 50 k Ω 100 k Ω I2C 兼容型串行接口 游标设置回读功能 线性递增/递减预定义指令 ±6 dB对数阶梯式递增/递减预定义指令 单电源:2.7 V至5.5 V 逻辑操作电压:3 V至5 V 上电复位至EEMEM设置,刷新时间小于1 ms 非易失性存储器写保护 数据保留期限:100年(典型值, TA = 55°C )产品详情AD5252是一款双通道、数字控制可▼▲变电阻(VR),具有256位分辨率。它可实现与电位计或可变电阻相同的电子调整功能。该器件通过微控制器实现多功能编程,可以提供多种工作与调整模式。在直接编程模式下,可以从微控制器直接加载RDAC寄存器的预设置。在另一种主要工作模式下,可以用以前存储在EEMEM寄存器中的设置更新RDAC寄存器。当更改RDAC寄存器以确立新的游标位时,可以通过执行EEMEM保存操作,将该设置值保存在EEMEM中。一旦将设置保存在EEMEM寄存器之后,这些值就可以▲★-●自动传输至RDAC寄存器,以便在系统上电时设置游标位。这种操作由内部预设选通脉冲使能;也可以从外部访问预设值。基本调整模式就是在游标位设置(RDAC)寄...

  信息优势和特点 非易失性存储器保存游标设置 电阻容差存储在非易失性存储器中 1 k Ω, 10 k Ω, 50 k Ω 100 k Ω I2C 兼容型串行接口 游标设置回读功能 线性递增/递减预定义指令 ±6 dB对数阶梯式递增/递减预定义指令 单电源:2.7 V至5.5 V 逻辑操作电压:3 V至5 V 上电复位至EEMEM设置,刷新时间小于1 ms 非易失性存储器写保护 数据保持能力:100年(典型▪▲□◁值,TA = 55°C )产品详情AD5251是一款双通道、数字控制可变电阻(VR),具有64位分辨率。它可实现与电位计或可变电阻相同的电子调整功能。该器件通过微控制器实现多功能编程,可以提供多种工作与调整模式。在直接编程模式下,可以从微控制器直接加载RDAC寄存器的预设置。在另一种主要工作模式下,可以用以前存储在EEMEM寄存器中的设置更新RDAC寄存器。当更改RDAC寄存器以确立新的游标位时,可以通过执行EEMEM保存操作,将该设置值保存在EEMEM中。一旦将设置保存在EEMEM寄存器之后,这些值就可以自动传输至RDAC寄存器,以便在系统上电时设置游标位。这种操作由内部预设选通脉冲使能;也可以从外部访问预设值。基本调整模式就是在游标位设置(RDAC)寄存器...

  信息优势和特点 双通道、1024位分辨率 标称电阻:25 kΩ、250 kΩ 标称电阻容差误差:±8%(最大值) 低温度系数:35 ppm/°C 2.7 V至5 V单电源或±2.5 V双电源 SPI兼容型串行接口 非易失性存储器存储游标设置 加电刷新EEMEM设置 永久性存储器写保护 电阻容差储存于EEMEM中 26字节额外非易失性存储器,用于存储用户定义信息 1M编程周期 典型数据保留期:100年 下载AD5235-EP数据手册 (pdf) 温度范围:-40℃至+125°C 受控制造基线 一个装配/测试厂 一个制造厂 增强型产品变更通知 认证数据可应要求提供 V62/11605 DSCC图纸号产品详情AD5235是一款双通道非易失性存储器1、数控电位计2,拥有1024阶跃分辨率,保证最大低电阻容差误差为±8%。该器件可实现与机械电位计相同的电子调整功能,而且具有增强的分辨率、固态可靠性和出色的低温度系数性能。通过SPI®-兼容串行接口,AD5235具有灵活的编程能力,支持多达16种工作模式和调节模式,其中包括暂存编程、存储器存储和恢复、递增/递减、±6 dB/阶跃对数抽头调整和游标设置回读,同时提供额外的EEMEM1 ,用于存储用户定义信息,如其他元件的存储器数△▪▲□△据、查找表、系统标识信息等。...

  信息优势和特点 1024位分辨率 非易失性存储器保存游标设置 上电时利用EEMEM设置刷新 EEMEM恢复时间:140 µs(典型值) 完全单调性工作 端接电阻:10 kΩ、50 kΩ、100 kΩ 永久存储器写保护 游标设置回读功能 预定义线性递增/递减指令 预定义±6 dB/步对数阶梯式递增/递减指令 SPI®兼容型串行接口 3 V至5 V单电源或±2.5 V双电源供电产品详情AD5231是一款采用非易失性存储器*的数字控制电位计**,提供1024阶分辨率。它可实现与机械电位计相同的电子调整功能,而且具有增强的分辨率、固态可靠性和遥控能力。该器件功能丰富,可通过一个标准三线式串行接口进行编程,具有16种工作与调整模式,包括便笺式编程、存储器存储与恢复、递增/递减、±6 dB/步对数阶梯式调整、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。在便笺式编程模式下,可以将特定设置直接写入RDAC寄存器,以设置端子W–A与端子W–B之间的电阻。此设置可以存储在EEMEM中,并在系统上电时自动传输至RDAC寄存器。EEMEM内容可以动态恢复,或者通过外部PR选通脉冲予以恢复;WP功能则可保护EE...

  28是一个EEPROM串行128-Kb SPI器件,内部组织为16kx8位。它具有64字节页写缓冲区,并支持串行外设接口(SPI)协议。通过片选( CS )输入使能器件。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 HOLD 输入可用于暂停与CAT25128设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 片上ECC(纠错码)使该器件适用于高可靠性应用。 适用于新产品(Rev. E)。 特性 20 MHz SPI兼容 1.8 V至5.5 V操作 硬件和软件保护 低功耗CMOS技术 SPI模式(0,0& 1,1) 工业温度范围 自定时写周期 64字节页面写缓冲区 块写保护 - 保护1 / 4,1 / 2或所有EEPROM阵列 1,000,000计划/时代se周期 100年数据保留 8引脚SOIC,TSSOP和8焊盘TDFN,UDFN封装 此设备无铅,无卤素/ BFR,符合RoHS标准 其他识别具有永久写保护的页面 应用 汽车系统 通讯系统 计算机系统 消费者系统 工业系统 电路图、引脚图和封装图...

  56是一个EEPROM串行256-Kb SPI器件,内部组织为32kx8位。它具有64字节页写缓冲区,并支持串行外设接口(SPI)协议。通过片选( CS )输入使能器件。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 HOLD 输入可用于暂停与CAT25256设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 片上ECC(纠错码)使该器件适用于高可靠性应用。 适用于新产品(Rev. E)。 特性 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0)& (1,1) 64字节页面写缓冲区 具有永久写保护的附加标识页(新产品) 自定时写周期 硬件和软件保护 100年数据保留期 1,000,000个程序/擦除周期 低功耗CMOS技术 块写保护 - 保护1 / 4,1 / 2或整个EEPROM阵列 工业温度范围 8引脚SOIC ,TSSOP和8焊盘UDFN封装 此器件无铅,无卤素/ BFR,以及符合RoHS标准 应用 汽车系统 Communica tions Systems 计算机系统 消费者系统 工业系统 ...

  信息 CAT25040是一个4-kb SPI串行CMOS EEPROM器件,内部组织为512x8位。安森美半导体先进的CMOS技术大大降低了器件的功耗要求。它具有16字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25040设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0和1,1) 16字节页面写入缓冲区 自定时写入周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或整个EEPROM阵列 低功耗CMOS技术 1,000,000编程/擦除周期 100年数据保留 工业和扩展温度范围 PDIP,SOIC,TSSOP 8引脚和TDFN,UDFN 8焊盘封装 这些器件无铅,无卤素/ BFR,符合RoHS标准...

  60是一个EEPROM串行16-Kb SPI器件,内部组织为2048x8位。它们具有32字节页写缓冲区,并支持串行外设接口(SPI)协议。通过片选( CS )输入使能器件。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 HOLD 输入可用于暂停与CAT25160设备的任何串行通信。这些器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 特性 10 MHz SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0& 1,1) 32字节页面写入缓冲区 自定时写周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或全部EEPROM阵列 低功耗CMOS技术 1,000,000个编程/擦除周期 100年数据保留 工业温度范围 符合RoHS标准的8引脚SOIC,T SSOP和8-pad UDFN软件包 应用 汽车系统 通讯系统 计算机系统 消费者系统 工业系统 电路图、引脚图和封装图...

时时彩网上注册